SUPS - SUPS
В вычислительной нейробиологии , серверы SUP (для S ynaptic U pdates P эр S econd) или ранее CUPS ( С ю че ни U pdates P эр S econd) является мерой нейронной производительности сети, полезно в области нейробиологии , когнитивной науки , искусственного интеллекта , и информатика .
Вычисление
Для процессора или компьютера, предназначенного для моделирования нейронной сети, SUPS измеряется как произведение смоделированных нейронов и средней связи (синапсов) на нейрон в секунду:
В зависимости от типа моделирования он обычно равен общему количеству смоделированных синапсов.
В «асинхронном» динамическом моделировании, если нейрон дает импульс с частотой Гц, средняя скорость синаптических обновлений, вызванных активностью этого нейрона, равна . В синхронном моделировании с шагом количество синаптических обновлений в секунду будет . As должно быть выбрано намного меньшим, чем средний интервал между двумя последовательными афферентными спайками, что подразумевает , что среднее синаптических обновлений равно . Следовательно, синаптическая динамика, управляемая спайками, приводит к линейному масштабированию вычислительной сложности O (N) на нейрон по сравнению с O (N 2 ) в «синхронном» случае.
Записи
Чип цифрового параллельного процессора CNAPS-1064, разработанный компанией Adaptive Solutions в 1980-х годах, представляет собой полную нейронную сеть (NNW) . Он был разработан как сопроцессор для хоста и имеет 64 подпроцессора, расположенных в 1D-массиве и работающих в режиме SIMD . Каждый подпроцессор может имитировать один или несколько нейронов, и несколько микросхем могут быть сгруппированы вместе. На 25 МГц он способен 1,28 GMAC .
После презентации одиночного нейронного чипа RN-100 (12 МГц) в Сиэтле в 1991 году Ricoh разработала мульти-нейронный чип RN-200. У него было 16 нейронов и 16 синапсов на нейрон. Чип имеет возможность обучения на кристалле с использованием запатентованного алгоритма фонового изображения. Он был выполнен в 257-контактном корпусе PGA и потреблял максимум 3,0 Вт. Он имел 3 GCPS (1 GCPS на 32 МГц).
В 1991-97 годах компания Siemens разработала микросхему MA-16, нейрокомпьютер SYNAPSE-1 и SYNAPSE-3. MA-16 был быстрым матричным умножителем, который можно комбинировать для формирования систолических массивов . Он мог обрабатывать 4 шаблона по 16 элементов каждый (16-бит) с 16 значениями нейронов (16-бит) со скоростью 800 MMAC или 400 MCPS на 50 МГц. PCI-карта SYNAPSE3-PC содержала 2 MA-16 с максимальной производительностью 2560 MOPS (1,28 GMAC); 7160 MOPS (3,58 GMAC) при использовании трех плат.
В 2013 году компьютер K был использован для моделирования нейронной сети из 1,73 миллиарда нейронов с общим количеством синапсов 10,4 триллиона (1% человеческого мозга). Моделирование длилось 40 минут, чтобы смоделировать 1 секунду активности мозга при нормальном уровне активности (в среднем 4,4). Для моделирования требуется 1 петабайт памяти.